同步突发式SRAM的突发读操作

同步突发式SRAM的突发读操作如图所示，与单一读操作相同，因为突发读操作也是在赋予地址的下一个时钟且ADV有效时，在一个时钟之后输出下一地址的数据。所以，与管道突发类型相比，整体上形成缩短了一个时钟的操作波...

分类：基础电子 时间：2008-11-20 阅读：2576 关键词：同步突发式SRAM的突发读操作SRAM

同步突发式SRAM的单一读操作

同步突发SRAM的单一读操作如图所示，与同步管道突发式SRAM不同的是，数据是在ADSP有效的下一个时钟中输出的。　　图 同步突发SRAM的单—读操作　　欢迎转载，信息来源维库电子市场网（domainnameq.cn）

分类：基础电子 时间：2008-11-20 阅读：1749 关键词：同步突发式SRAM的单一读操作SRAM

实际的同步突发式SRAM

我们将Cypress公司的CY7C1345B作为同步突发式SRAM的实例，它具有与CY7C1347B相同的128K×36位的结构，其内部框图如图所示。由框图可知，与CY7C1347B相比，除了没有输出寄存器以外，其他完全相同，只是将控制信号等BW...

分类：基础电子 时间：2008-11-20 阅读：1581 关键词：实际的同步突发式SRAMCY7C1347BCY7C1345BSRAM

同步突发式SRAM

同步突发式SRAM的内部框图如图所示，它与同步管道突发式SRAM基本相同，不同之处只是在输出缓冲器中没有配置锁存器。 图 同步突发式SRAM的内部框图　　因为没有锁存器，所以数据比管道突发类型的SRAM提前一个时...

分类：基础电子 时间：2008-11-20 阅读：1598 关键词：同步突发式SRAMSRAM

实际的同步管道突发式SRAM

下面我们看一下实际的同步管道突发式SRAM，这次我们作为实例的产晶是Cypress公司的128K×36位的CY7C1347B。之所以采用36位而不是32位，是因为考虑到每隔8位（一个字节）能进行验证的情况。 　　CY7C1347B的内部框图...

分类：基础电子 时间：2008-11-20 阅读：1727 关键词：实际的同步管道突发式SRAMCY7C1347BSRAM

同步管道突发式SRAM

同步管道突发式SRAM大体的结构如图所示。这种类型的SRAM需要考虑适应CPU的突发传输模式，图中“突发控制”部分就是为此设计的电路。　　图 同步管道突发式SRAM的内部框图　　现在的CPU都在内部装载高速缓冲存储器，...

分类：基础电子 时间：2008-11-20 阅读：1830 关键词：同步管道突发式SRAMSRAM

异步SRAM的基本操作

异步SRAM正如其名称，不是与特定的时钟信号同步运行，而是根据输人信号的状态运行的。因为没有信号表示读取时已确定了有效数据，也没有信号表示写入时已接收到数据，所以，需要获取制造商的数据手册，根据时序图，按...

分类：其它 时间：2008-11-20 阅读：5111 关键词：异步SRAM的基本操作SRAM

异步SRAM的信号

异步SRAM是128K×8位结构的1M位SRAM，我们以CY62l28为例进行说明。引脚配置如图所示，这是非常标准的配置，在其他生产商的许多产品中都能见到这种配置。在自制的SRAM主板上就使用了现成的ISSI引脚兼容产品。　　图 C...

分类：其它 时间：2008-11-20 阅读：2883 关键词：异步SRAM的信号CY62128CY62148SRAM

双端口SRAM

普通的存储器器件为单端口，也就是数据的输入输出只利用一个端口，设计了两个输入输出端口的就是双端口SRAM。虽然还具有扩展系列的4端口SRAM，但双端口SRAM已经非常不错了。图1表示双端口SRAM的信号示例。　　图1 双...

分类：其它 时间：2008-11-20 阅读：6328 关键词：双端口SRAMSRAM

同步SRAM

同步SRAM是与时钟同步运行的意思，一般应用于作为高速缓冲存储器使用的、称为同步管道突发式（Synchronous PipelineBurst）SRAM中，其他还包括同步突发式（Follow Through，直通）SRAM。同步SRAM的信号示例如图所示...

分类：其它 时间：2008-11-20 阅读：5239 关键词：同步SRAMSRAM

异步SRAM

最一般的就是具备地址总线及数据总线的SRAM，代表性的如图所示。根据用途，可以化分为两种，一种是需要低功耗／大容量化的SRAM；另一种是注重随机存取速度的SRAM。图 异步SRAM的输人输出信号示例　　前者或者应用于...

分类：其它 时间：2008-11-20 阅读：3278 关键词：异步SRAMSRAM

EDA典型单元电路的SRAM和ROM主要区别

SRAM和ROM的主要区别在于RAM描述上有读和写两种操作，而且在读写上对时间有较严格的要求。　　【例】 用VHDL设计一个8×8位的双口SRAM的VHDL程序，并使用MAX+p1us Ⅱ进行仿真。　　仿真结果如图所示。　　如图 读写...

分类：EDA/PLD/PLC 时间：2008-10-11 阅读：2122 关键词：EDA典型单元电路的SRAM和ROM主要区别EDA

Coo1Runner-Ⅱ器件实现SRAM控制器

DMA传输时，16位的SRAM用来存储来自CPU/IDE的数据。SRAM分为两个块，分别是Buffer1(0x00～0xff)和Buffer2(0x100～Oxlff)。　　如图所示为SRAM控制器状态机，读写SRAM都是由此状态机完成的。　　如图 SRAM控制器状态...

分类：其它 时间：2008-09-19 阅读：4378 关键词：Coo1Runner-Ⅱ器件实现SRAM控制器BIT1Coo1Runner-Ⅱ／控制器

基于DBL结构的嵌入式64kbSRAM的低功耗设计

嵌入式存储器的容量及其在系统芯片中所占的面积越来越大，对其操作所带来的动态功耗成为系统芯片功耗中重要的组成部分，因此，必须寻求有效的低功耗设计技术，以降低嵌入式存储器对整个系统的影响。为了降低存储器的...

分类：嵌入式系统/ARM技术 时间：2008-08-25 阅读：1350 关键词：基于DBL结构的嵌入式64kbSRAM的低功耗设计存储器；SRAM；位线分割；分块译码

赛普拉斯宣布推出2Mbit和 8Mbit nvSRAM

赛普拉斯半导体公司宣布推出2Mbit和8Mbit非易失性静态随机存取存储器（nvSRAM），进一步丰富了公司旗下从16Kbit到8Mbit的nvSRAM产品系列。该新型产品的存取时间短至20纳秒，支持无限次的读写与调用循环，而且数据能...

分类：嵌入式系统/ARM技术 时间：2008-08-20 阅读：1461 关键词：赛普拉斯宣布推出2Mbit和 8Mbit nvSRAMnvSRAM

IBM已生产出22纳米工艺SRAM芯片

IBM周一宣布，已生产出首个22纳米工艺SRAM(静态存储器)单元。据国外媒体报道，SRAM芯片是半导体产业试验新工艺的设备，速度更快、体积更小且技术更复杂，主要负责在数据被处理之前暂时存储数据。IBM认为SRAM芯片的生...

分类：嵌入式系统/ARM技术 时间：2008-08-20 阅读：1539 关键词：IBM已生产出首个22纳米工艺SRAM芯片SRAM芯片

赛普拉斯2Mb/8Mb nvSRAM无需电池即可提供储存功能

赛普拉斯半导体公司（Cypress）日前推出2Mb与8Mb非挥发性静态随机存取存储器(nvSRAM)，新元件具备20ns存取时间、无限次数读写及记忆周期、20年资料保存等特色，适合需要持续高速写入资料，并要求安全的应用，如伺服...

分类：其它 时间：2008-08-15 阅读：1737 关键词：赛普拉斯2Mb/8Mb nvSRAM无需电池即可提供储存功能储存电池