ST DVI和HDMI接口ESD保护突破1pF障碍

意法半导体（STMicroelectronics）推出一款新的保护IC，该芯片第一次允许DVI（高速视频接口）、HDMI（高清多媒体接口）、USB2.0和以太网等高速接口的速率在完全的15kVESD（静电放电）保护下高达3.2Gbit/s。采用最先

分类：其它 时间：2007-04-29 阅读：1518 关键词：ST DVI和HDMI接口ESD保护突破1pF障碍USBLC6-4SC6SOT23-6L

HD44780液晶显示器的串行连接电路

大多数LCD（液晶显示器）字符显示通过控制器IC连接到外部世界。然而，这种接口有严重的缺点。这种接口用微控制器的大量通用I/O（GPIO）引脚，而且不能提供数字对比度或背光亮度控制。本文所示的电路（图1）是Hitachi...

分类：电源技术 时间：2007-04-29 阅读：1826 关键词：HD44780液晶显示器的串行连接电路

Fairchild 推出高带宽HDMI开关

飞兆半导体公司(FairchildSemiconductor)宣布进一步拓宽其数字开关产品系列，推出1.65Gbps的高清晰度多媒体接口(HDMI)开关FSHDMI04，协助设计人员在现有的显示应用产品电路中添加第二个HDMI输入。举例说，FSHD

分类：其它 时间：2007-04-29 阅读：1402 关键词：Fairchild 推出高带宽HDMI开关100050OHM900MHZFSHDMI04

HDL编码风格与编码指南

IPCore开发小组HDL编码风格与编码指导HDL编码风格与编码指南草案初稿作者徐欣孙广富Rev.0.1June30，2002IPCore开发小组HDL编码风格与编码指导dr.xuxin@163.net目录第一部分：说明..............

分类：通信与网络 时间：2007-04-29 阅读：1963 关键词：HDL编码风格与编码指南20022000

格雷码计数器用vhdl怎样实现？

variablecount:std_logic_vector(3downto0);ifclk'eventandclk='1'thencasecountiswhen"0000"=>count:="0001";when"0001"=>cou

分类：电源技术 时间：2007-04-29 阅读：2982 关键词：格雷码计数器用vhdl怎样实现？100111111100PORT1010110111101000

实际应用时Verilog在许多方面强于VHDL

在实际应用时Verilog在许多方面强于VHDL：Verilog代码短于VHDL，综合结果规模小于VHDL。Verilog易学、易用，学习周期短Verilog贴近硬件，尤其在ASIC设计方面Verilog能描述层的结构，VHDL则不能。VHDL

分类：电源技术 时间：2007-04-29 阅读：1168 关键词：实际应用时Verilog在许多方面强于VHDL

格雷码转自然码的VHDL实现

libraryIEEE;useIEEE.std_logic_1164.all;entitygrey2normisgeneric(width:integer:=8);port(grey:instd_logic_vector(width-1downto

分类：EDA/PLD/PLC 时间：2007-04-29 阅读：1741 关键词：格雷码转自然码的VHDL实现PORTPROCESS

Verilog与VHDL

Verilog工业界使用很普遍，VHDL教学上用的多国外这个情况更是如此。现在大部分仿真器都支持Verilog，VHDL混合仿真，至少他们宣传上是这样。如果你的设计规模不大，同时使用两种语言没有一点问题。Verilog与VHDL基本...

分类：其它 时间：2007-04-29 阅读：3159 关键词：Verilog与VHDL

protel99se与VHDL

问：PROTEL99SE设计PLD时，本来支持CUPL语言，但是里面有VHDL语言选项，但是好像给了以后也没有确定键。不过我可以把VHDL语言打开，但是运行编译时，没有反应，不知怎么回事，如果他不支持VHDL语言，为什么里面还有...

分类：其它 时间：2007-04-29 阅读：1605 关键词：protel99se与VHDL

怎么用AHDL暂存一组数据

要看数据长度了，如果数据量不大，可以直接用寄存器：libraryieee;useieee.std_logic_1164.all;USEIEEE.STD_LOGIC_ARITH.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;e

分类：其它 时间：2007-04-29 阅读：1614 关键词：怎么用AHDL暂存一组数据PORTPROCESS

VHDL介绍

VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言。但是，由于它在一定程度上满足了当时的设计需求...

分类：电源技术 时间：2007-04-29 阅读：1759 关键词：VHDL介绍HARDWAREPROGRAMMING

HDL前端输入与系统管理软件

这类软件主要是帮助用户完成HDL文本的编辑和输入工作，提高输入效率，并不是必须的，更多人更习惯使用集成开发软件或者综合/仿真工具中自带的文本编辑器，甚至可以直接使用普通文本编辑器。UltraEdit一个使用广泛的...

分类：其它 时间：2007-04-29 阅读：1378 关键词：HDL前端输入与系统管理软件

HDL其他相关软件

Mentor公司出品，VHDL/Verilog完整开发系统，可以完成除了布线以外所有的工作，包括三套软件：HDL Designer Series（输入及项目管理），Leonardo.Spectrum（综合）和Modelsim（仿真）下载试用版 DebussyVHDL/Verilog...

分类：其它 时间：2007-04-29 阅读：1310 关键词：HDL其他相关软件

Active HDL 4.2 876的注册文件

License.dat还需要crack：FEATUREACAD_IMPORTALDEC10.0permanentuncountedAB829DCBFAD8\VENDOR_STRING=LICENSE_NUMBER=12345HOSTID=ANYck

分类：其它 时间：2007-04-29 阅读：1683 关键词：Active HDL 4.2 876的注册文件

X_HDL3 VERILOG to VHDL

今天得到软件x-hdl，整个软件不大，好象是2.7M,有兴趣的可以来这里下载：ftp://218.64.19.133文件1(intall)：xhdl3.1.42.exe文件2(crack)：X-HDL.v3.1.30.zip（我现在只有X-HDL.

分类：其它 时间：2007-04-29 阅读：2021 关键词：X_HDL3 VERILOG to VHDL2001

5分频的摸块用Active HDL如何设计？

modulediv_5(clk_in,clk_out,reset);inputclk_in,reset;outputclk_out;reg[2:0]gare;regclk_out;initialbegingare=4;clk_out=0;endal

分类：其它 时间：2007-04-29 阅读：1269 关键词：5分频的摸块用Active HDL如何设计？

学习HDL的几点重要提示

1.了解HDL的可综合性问题：HDL有两种用途：系统仿真和硬件实现。如果程序只用于仿真，那么几乎所有的语法和编程方法都可以使用。但如果我们的程序是用于硬件实现（例如：用于FPGA设计），那么我们就必须保证程序“可...

分类：其它 时间：2007-04-29 阅读：1122 关键词：学习HDL的几点重要提示

VHDL有关的书籍

<<FPGA设计及应用>>评价：★★★★★褚振勇翁木云西安电子科技大学出版社2002年7月ISBN7-5606-1132-X30.00介绍altera器件，MaxplusII，QuartusII,FPGAexpress,Le

分类：其它 时间：2007-04-29 阅读：3723 关键词：VHDL有关的书籍

HDL与PLD/FPGA参考书籍

《VHDL入门与应用》陈雪松滕立中人民邮电出版社2000.12ISBN7-115-08950-7/TP.1943RMB32.00基本概念清楚，结合实例讲解，易于理解，适合初学者阅读，书中还介绍了MaxplusII和Quartus软件。《用VHDL设

分类：EDA/PLD/PLC 时间：2007-04-29 阅读：2194 关键词：HDL与PLD/FPGA参考书籍

active hdl与Foundation

activehdl与Foundation请问，在Foundation里怎么将activehdl设为默认的simulator?(Foundion默认的是modelsim，在Foundaion的edit->preference->partn

分类：其它 时间：2007-04-29 阅读：1447 关键词：active hdl与Foundation