布线在设计中占有举足轻重的地位，设计成功的关键就是要保证系统有充足的时序裕量。要保证系统的时序，线长匹配又是一个重要的环节。我们来回顾一下，布线，线长匹配的基本原则是：地址，控制/命令信号与时钟做等长...
分类：PCB技术 时间：2018-01-25 阅读：1046 关键词：PCB,DDR
数字电路根据逻辑功能的不同特点，可以分成两大类，一类叫组合逻辑电路（简称组合电路），另一类叫做时序逻辑电路（简称时序电路）。1．组合逻辑概念组合逻辑电路在逻辑功...
分类：模拟技术 时间：2017-11-20 阅读：1405 关键词：数字电路,逻辑电路
ADC0804单片集成A/D转换器。它采用CMOS工艺20引脚集成芯片，分辩率为8位，转换时间为100μs，输入电压范围为0～5V。芯片内具有三态输出数据锁存器，可直接接在数据总线上。...
分类：单片机与DSP 时间：2017-11-16 阅读：1721 关键词：单片机,adc0804,ad转换器
说到51单片机的时钟首先想到51时怎么工作的呢？微型控制器要想工作必须要有一个“动力”，对于51单片机来说，这个“动力”就是时钟源。一般应用上会外接一个12MHz的晶振作...
分类：单片机与DSP 时间：2017-11-16 阅读：1113 关键词：51单片机,总线时序
在某产品测试过程中，工程师反馈偶尔会出现数据异常，经过系统性的分析，致远电子测试团队推测可能是ADC芯片的SPI通信总线的时序存在偶发异常，但由于异常出现概率很低，该...
分类：电子测量 时间：2017-09-20 阅读：892 关键词：时序一致性测试解决方案
DDR布线在PCB设计中占有举足轻重的地位，设计成功的关键就是要保证系统有充足的裕量。要保证系统的时序，线长又是一个重要的环节。我们来回顾一下，DDR布线，线长匹配的基...
分类：PCB技术 时间：2017-09-06 阅读：1117 关键词：DDR线长,匹配,时序
时钟设备设计使用 I2C 可编程小数锁相环 (PLL)，可满足高性能时序需求，这样可以产生零 PPM（百万分之一）合成误差的频率。高性能时钟 IC 具有多个时钟输出，用于驱动打印...
时间：2017-08-26 阅读：1371 关键词：如何满足复杂系统的高性能时序需求
你了解如何如何分析组合逻辑电路与时序逻辑电路吗？ 数字电路根据逻辑功能的不同特点，可以分成两大类，一类叫组合逻辑电路（简称组合电路），另一类叫做时序逻辑电路（...
分类：模拟技术 时间：2017-05-04 阅读：5352 关键词：如何分析组合逻辑电路与时序逻辑电路？
为什么电源纹波不能直接一键捕获呢？为什么多路上电时序前后分析对比这么麻烦呢？为什么分析调制信号时波形对比度这么差呢？事实上，用户的每体验感，都是产品隐形的提升空...
分类：电源技术 时间：2017-04-19 阅读：857 关键词：调制波,电源纹波
随着行动装置影像显示与画质日渐演进，行动装置亦引进8K / 4K等高画质的显示，并应用于摄影、游戏和用户接口，促使影像传输带宽和速度要求大增。更有大尺寸面板也相继提供...
时间：2017-03-22 阅读：1455 关键词：HOY,厚翼,时序控制芯片
要求： 完成占空比（高电平占一个时钟周期的比例）为0.25的8分频电路模块的Verilog设计，并且设计一个仿真测试用的Verilog程序，从时序上验证分频电路模块的正确性。 整...
分类：电源技术 时间：2017-03-02 阅读：931 关键词：简单组合时序电路设计
在I2C总线产品的硬件测试中，验证时序是否满足标准时经常要对十几项参数进行逐一测量，工作繁琐耗时长。但如果用了这一功能，30s之内即可搞定I2C时序分析软件。此功能ZDS全系列示波器均可升级！ 1、I2C总线介绍 ...
分类：元器件应用 时间：2016-12-16 阅读：434 关键词：30秒搞定IIC时序分析
从最近一段时间工作和学习的成果中，我总结了如下几种进行时序约束的方法。按照从易到难的顺序排列如下：0.核心频率约束这是最基本的，所以标号为0。1.核心频率约束+时序例外约束时序例外约束包括FalsePath、Multicy...
时间：2016-06-12 阅读：465 关键词：工程师谈FPGA时序约束七步法
操作时序永远使用是任何一片IC芯片的最主要的内容。一个芯片的所有使用细 节都会在它的官方器件手册上包含。所以使用一个器件事情，要充分做好的件事就是要把它的器件手册...
1 满足接收端芯片的建立，保持时间的必要性 在高速数字电路设计中，由于趋肤效应、临近干扰、电流高速变化等因素，设计者不能单纯地从数字电路的角度来审查自己的产品，...
时间：2015-04-24 阅读：1568 关键词：高速电路设计中时序计算方法与应用实例
当你的FPGA设计不能满足时序要求时，原因也许并不明显。解决方案不仅仅依赖于使用FPGA的实现工具来优化设计从而满足时序要求，也需要设计者具有明确目标和诊断/隔离时序问题的能力。设计者现在有一些小技巧和帮助来...
分类：EDA/PLD/PLC 时间：2014-08-08 阅读：1098 关键词：在FPGA设计中，时序就是全部FPGA时序RTL
在传统设计中，所有计算机运算（算法、逻辑和存储进程）都参考时钟同步执行，时钟增加了设计中的时序电路数量。在这个电池供电设备大行其道的移动时代，为了节省每一毫瓦（...
分类：电源技术 时间：2014-08-04 阅读：3042 关键词：基于门控时钟的低功耗时序电路设计门控时钟 时序电路 约翰逊计数器 分频因子 多路复用器
在网络通讯领域，ATM交换机、路由器、千兆以太网以及各种网关设备中，系统数据速率、时钟速率不断提高，相应处理器的工作频率也越来越高;数据、语音、图像的传输速度已经远远高于500Mbps，数百兆乃至数吉的背板也越...
分类：EDA/PLD/PLC 时间：2014-08-04 阅读：76 关键词：高速PCB设计中的时序分析及仿真策略解析PCB时钟时序
