摘要：在比较反转触发器(TFF)的各种结构的基础上,给出了一种单时钟信号控制实现超高速分频的电路结构,以及具体设计过程。分频器使用动态负载,输出两路互补信号。采用SMIC 0.18um 1P6M CMOS工艺,在电源电压为1.8 V的...
分类：电子测量 时间：2009-12-01 阅读：2157 关键词：超高速CMOS动态负载分频器设计及研究负载分频器
分类：EDA/PLD/PLC 时间：2008-10-13 阅读：1658 关键词：分频器模块FPQ的VHDL源程序分频器
CoolRunner-II器件在XC2C128(128个宏单元)以上的器件内嵌入了一个时钟分频器模块，该模块具有两个控制输入脚，即GCK2(全局时钟输入脚)和CDRST(外部同步复位脚)；两个延迟控制位用于设置当复位信号撤销后，是否需要延...
分类：EDA/PLD/PLC 时间：2008-09-17 阅读：1988 关键词：CoolRunner-II器件的使用时钟分频器XC2C128CoolRunner-II／分频器
在CoolRunner-Ⅱ器件中，嵌入了时钟分频器(Clock Dividr)模块(XC2C128以⊥的器件)，如图1所示．该佼块为独立的硬核，不占用器件中的宏单元，分频系数为2、4、6、8 lO 12、占空比为50％且延迟非常小(典型值为50 ps)。...
分类：其它 时间：2008-09-17 阅读：2353 关键词：CoolRunner-II器件的时钟分频器模块XC2C128CoolRunner-II／模块
引言分频器在CPLD/FPGA设计中使用频率比较高，尽管目前大部分设计中采用芯片厂家集成的锁相环资源，但是对于要求奇数倍分频（如3、5等）、小数倍（如2.5、3.5等）分频、占空比50%的应用场合却往往不能满足要求。硬件...
分类：EDA/PLD/PLC 时间：2007-09-28 阅读：3734 关键词：基于CPLD/FPGA的多功能分频器的设计与实现
1引言 直接数字合成(DDS)频率源由于频率分辨率高、变换速度快，在通信、遥感测量、雷达等领域具有广阔的应用前景，但采用DDS技术制作的频率合成器在使用中还必须解决低相位噪声和抑制杂散等问题，尤其当采用倍频、变...
分类：单片机与DSP 时间：2007-05-27 阅读：4063 关键词：DDS作为分频器在锁相环中的应用研究PE3236AD9851
摘要：简要介绍了CPLD/FPGA器件的特点和应用范围，并以分频比为2.5的半整数分频器的设计为例，介绍了在MAX+plus II开发软件下，利用VHDL硬件描述语言以及原理图的输入方式来设计数字逻辑电路的过程和方法。 关键...
分类：EDA/PLD/PLC 时间：2007-04-19 阅读：2887 关键词：基于CPLD/FPGA的半整数分频器的设计EPF10K10LC84-4EPF10K10LC844
0 引言 在数字系统设计中，根据不同的设计需要，经常会遇到偶数分频、奇数分频、半整数分频等，有的还要求等占空比。在基于CPLD（复杂可编程逻辑器件）的数字系统设计中，很容易实现由计数器或其级联构成各种形式的...
分类：EDA/PLD/PLC 时间：2007-04-17 阅读：2469 关键词：基于CPLD的任意整数半整数分频器设计EPM7064EPM7064SLC84ALTERA
频率合成技术是现代通讯系统的重要组成部分，他将一个高稳定和高准确度的基准频率，经过四则运算，产生同样稳定度和基准度的频率。分频器是集成电路中最基础也是最常用的电路。整数分频器的实现比较简单，可采用标准...
分类：物联网技术 时间：2007-04-17 阅读：1991 关键词：基于FPGA的小数分频器的实现XILINX
摘要：对现阶段的主流高速CMOS分频器进行分析和比较．在此基础上设计一种采用TSPC（truesinglephaseclock)和E-TSPC(extendedTSPC)技术的前置双模分频器电路。该分频器大大提高了工作频率，采用0.6umCMOS工
分类：物联网技术 时间：2006-09-13 阅读：2105 关键词：2.4GHz动态CMOS分频器的设计
