EDA中的系统总体组装电路的VHDL源程序CNT60.VHD的仿真

从如图可以看出，CNT60。VHD实现了从0到59的循环计数，每实现59到0的计数动作，计数模块输出一个进位信号。当LD端有低电平输入时9说明置数信号（LD）有效，模块将预置数（DATA）56送入计数结果（NUM）中去，计数模块...

分类：EDA/PLD/PLC 时间：2008-10-20 阅读：1705 关键词：EDA中的系统总体组装电路的VHDL源程序CNT60.VHD的仿真EDA

EDA中的调整控制电路TZKZQ的VHDL源程序

调整控制电路TZKZQ的VHDL源程序

分类：EDA/PLD/PLC 时间：2008-10-20 阅读：1458 关键词：EDA中的调整控制电路TZKZQ的VHDL源程序EDA

EDA中的显示控制电路XSKZQ的VHDL源程序

显示控制电路XSKZQ的VHDL源程序

分类：EDA/PLD/PLC 时间：2008-10-20 阅读：1662 关键词：EDA中的显示控制电路XSKZQ的VHDL源程序EDA

EDA中的CONT3O计时电路的VHDL源程序

CONT3O计时电路的VHDL源程序

分类：EDA/PLD/PLC 时间：2008-10-20 阅读：1611 关键词：EDA中的CONT3O计时电路的VHDL源程序EDA

EDA中的CONT60计时电路的VHDL源程序

CONT60计时电路的VHDL源程序

分类：EDA/PLD/PLC 时间：2008-10-20 阅读：1618 关键词：EDA中的CONT60计时电路的VHDL源程序EDA

FPGA的VHDL源程序

欢迎转载,信息来自维库电子市场网（domainnameq.cn）

分类：EDA/PLD/PLC 时间：2008-10-14 阅读：1431 关键词：FPGA的VHDL源程序程序

FPGA illj控专用芯片的VHDL程序设计

根据本系统的设计要求，步迸频率要求设雹为100 KHZ，因此要求R分频器采用 128分频，即将RA0、RA1、RA2分别设置为0、1、0。在本设计中，因为fd直接输入fin，丽且步进是100 kHz，所以分频系数不会出现小数，故可将A5~A...

分类：电子测量 时间：2008-10-14 阅读：2991 关键词：FPGA illj控专用芯片的VHDL程序设计MC145152CONTROL123456LOGIC145152FPGA芯片

EDA中的密码锁控制电路的VHDL源程序

密码锁控制电路的VHDL源程序

分类：EDA/PLD/PLC 时间：2008-10-13 阅读：2235 关键词：EDA中的密码锁控制电路的VHDL源程序EDA

EDA中的密码锁输人电路的VHDL源程序

密码锁输人电路的VHDL源程序

分类：EDA/PLD/PLC 时间：2008-10-13 阅读：1789 关键词：EDA中的密码锁输人电路的VHDL源程序EDA

EDA中的键盘输入去抖电路的VHDL源程序

键盘输入去抖电路的VHDL源程序　　注：为便于仿真时观察有关中间结果，程序中增加了一些观测点的输出，调试好后程序中的相应语旬应注释掉或作相应修改。

分类：EDA/PLD/PLC 时间：2008-10-13 阅读：4005 关键词：EDA中的键盘输入去抖电路的VHDL源程序EDA