555时基集成电路的检测

出处：维库电子市场网发布于：2024-05-10 16:54:34 | 221 次阅读

　　下面介绍一种用普通万用表来测试555时基电路的方法，以供大家参考。1．静态功耗电流／DD　　所谓静态功耗电流，就是指电路无负载时的空耗电流。测试方法如图 11—39所示，实测操作如图11—40所示。根据测试条件，取15V，将万用表置于直流电流挡串联在的正极与555时基电路的8脚之间，读数即为静态功耗电流／DD，数值应越小越好，IDD≤15mA即为合格。

　　2．输出高电平与输出低电平　　测试方法如图11—41所示，实测操作如图11—42所示。在555时基电路的8脚与3脚接一只75～200Ω的负载电阻，接通电源G。当S打开时，3脚为低电平，电压表读数越小越好；当S闭合时，3脚应输出高电平，如果G取15V，电压表读数应大于14V。

　　3．输出电流
　　测试输出电流电路如图11—43所示，实测操作如图11—44所示。在的2脚加一个低于1／3VDD的电位（可用一个10kΩ的电阻，将2脚与1脚碰一下），这时毫安表的读数即为集成块的输出电流，当G取15V时，读数为200mA左右。然后还用这只电阻，将6脚与8脚碰一下，这时毫安表应马上恢复到0，表明电路能可靠复位。