逻辑器件的信号完整性
出处:维库电子市场网 发布于:2023-08-25 16:33:22 | 326 次阅读
简介:什么是信号完整性?
在具有高速相互通信的 IC 的电子系统中,信号完整性是确保系统可靠性的重要组成部分。决定信号完整性的关键因素是信号的时序和质量。重要的是,以“1”或“0”形式发送的数字信号在所需时间被接收为“1”或“0”,以便可以正确采样和检测。反射噪声通常是由阻抗失配、短截线、通孔或其他互连不连续性造成的。
输出边缘速率比较
影响信号完整性的重要参数包括传播延迟、上升和下降时间以及系统数字逻辑器件及其模拟的输入阈值电压。图 1 显示了 、 和 Toshiba 驱动开放式无端接传输线的 74VHC08 器件的 IBIS 模型。

上升沿和下降沿的输出波形如下图 2 和图 3 所示。表 1 和表 2 显示了相应转换速率的上升时间和下降时间。



可以看出,NXP 的 VHC 逻辑的输出沿比 Fairchild 和 Toshiba 的 VHC 逻辑的输出沿更快。通常,NXP 的 VHC 逻辑的输出上升沿领先 Fairchild 的 VHC 逻辑的输出上升沿 0.41 ns,领先东芝的 VHC 逻辑的输出上升沿 0.21 ns。而且,NXP VHC 逻辑的下降输出沿通常领先 Fairchild VHC 逻辑的下降输出沿 0.3 ns,领先东芝 VHC 逻辑 0.20 ns。因此,这些竞争对手的 VHC 逻辑可以在系统中替换为 NXP 的 VHC 逻辑,该逻辑具有如上所述,有足够的时序余量。
上一篇:CMOS时代有源模拟滤波器的演变
下一篇:抖动衰减性能和线路接口电路
版权与免责声明
凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,//domainnameq.cn,违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。
如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。