4 至 16 二进制解码器配置
出处：维库电子市场网 发布于：2023-08-07 15:58:48 | 392 次阅读
输入A、B、C用于选择任一上的哪个输出将处于逻辑“1”（高电平），输入D与使能输入一起使用以选择第一个或第二个将输出“1”。
然而，可用于一个特定解码器的输入数量是有限的，因为随着n 的增加，产生输出所需的AND门的数量也变得更大，导致用于驱动的??门的扇出它们变得很大。这种类型的有源“高”解码器可以仅使用、（ 非门 ）和与门来实现。使用与门作为输出的基本解码元件很方便，因为只有当其所有输入均为逻辑“1”时，它才会产生“高”或逻辑“1”输出。
但一些二进制解码器是使用NAND门而不是AND门来构建其解码输出，因为NAND门的生产成本比AND 门更便宜，因为它们在设计中需要更少的来实现。
使用与非门作为解码元件，会产生有效的“低”输出，而其余的将是“高”。由于NAND门产生具有反转输出的AND运算，因此NAND解码器的真值表反转如下所示。
0次
下一篇：电气继电器缓冲电路
版权与免责声明
凡本网注明“出处：维库电子市场网”的所有作品，版权均属于维库电子市场网，转载请必须注明维库电子市场网，//domainnameq.cn，违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品出处，并自负版权等法律责任。
如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。
电路图分类
广告
热门电路图
最新电路图
