导读：Altera公司日前宣布在Arria 10 FPGA集成硬核浮点DSP模块。

　　Altera公司软件、IP及DSP市场总监Alex Grbic说：“在我们的器件中实现IEEE 754兼容浮点DSP模块的确在FPGA上实现了变革。采用硬核浮点功能，Altera FPGA和SoC的性能和功耗效率比在更多的应用上优于和GPU.”

　　硬核浮点DSP模块集成在正在发售的Altera 20 nm Arria 10 FPGA和SoC中，也集成在14 nm Stratix 10 FPGA和SoC中。集成硬核浮点DSP模块结合先进的工具流程，客户可以使用Altera的FPGA和SoC来满足越来越高的大计算量应用需求，例如高性能计算 （HPC）、雷达、科学和医疗成像等。

　　含在Arria 10和Stratix 10器件中的硬核单浮点DSP模块基于Altera创新的可调DSP体系结构。传统的方法使用定点乘法器和FPGA逻辑来实现浮点功能，而Altera的硬核浮点DSP与此不同，几乎不使用现有FPGA浮点计算所需要的逻辑资源，从而提高了资源效率。这一革命性的技术支持Altera在Arria 10器件中实现1.5 TeraFLOP （每秒浮点运算次数）的DSP性能，而在Stratix 10器件中DSP性能则高达10 TeraFLOP.DSP设计人员可以选择定点或者浮点模式，浮点模块与现有设计后向兼容。

　　FPGA的每瓦性能

　　FPGA具有精细粒度的密集流水线体系结构，因此非常适合用作高性能计算加速器。器件包含了硬核浮点DSP模块，因此客户可以使用Altera FPGA来解决大数据分析、石油和天然气行业的地震建模，以及金融仿真等世界上复杂的HPC问题。在这些以及很多其他大计算量应用中，与DSP、和GPU相比，FPGA的每瓦性能是的。

　　节省了数月的开发时间

　　在Altera FPGA和SoC中集成硬核浮点DSP模块能够缩短近12个月的开发时间。设计人员可以将其DSP设计直接转译成浮点硬件，而不是转换为定点。结果，大幅度缩短了时序收敛和验证时间。Altera还提供多种工具流程，帮助硬件设计人员、基于模型的设计人员以及软件编程人员在器件中轻松实现高性能浮点DSP模块。

　　●DSP Builder模块库提供了基于模型的设计流程，设计人员使用业界标准MathWorks Simulink工具在几分钟内就可以完成系统定义和仿真，直至系统实现。

　　●对于软件编程人员，Altera在FPGA编程中率先使用了OpenCL,并面向FPGA提供基于C语言的通用设计流程。Arria 10 FPGA浮点DSP模块结合使用方便的开发流程，为软件编程人员提供了硬件直接转译方法，帮助他们缩短了开发和验证时间。

　　Arria 10 FPGA和SoC详细信息

　　基于TSMC 20SoC工艺技术，Arria 10 FPGA和SoC在单个管芯中实现了业界容量、性能的DSP资源。应用冗余技术，Altera开发了含有1百15万逻辑单元（LE）的业界密度的20 nm FPGA管芯。Arria 10器件性能比快的28 nm高端FPGA高出15%,功耗比以前的28 nm Arria系列低40%.

　　20 nm Arria 10器件是业界具有硬核浮点DSP模块的FPGA,也是在FPGA架构中嵌入了硬核ARM Cortex-A9处理器系统的20 nm SoC.器件带宽比前一代高4倍，还具有很多其他针对高性能应用进行了优化的特性。

　　Arria 10器件特性包括：

　　●芯片至芯片/芯片至模块速率高达28.3 Gbps的串行

　　●支持17.4 Gbps的背板

　　●单个器件中含有96个收发器通道

　　●双核ARM Cortex-A9处理器系统

　　●硬核浮点DSP模块

　　●支持下一代，包括业界速率的2666 Mbps DDR4,支持高速串行存储器的混合立方存储器互操作功能。

　　供货信息

　　现在可以提供具有硬核浮点DSP模块的Altera 20 nm Arria 10 FPGA.将于2014年下半年提供面向Arria 10器件中硬核浮点DSP模块的浮点设计流程，包括了演示和基准测试。客户现在可以采用Arria 10 FPGA开始设计，软件实现浮点，提供设计流程支持后，无缝移植到硬核浮点实现。